შეკვეთა_ბგ

პროდუქტები

ახალი ორიგინალური XC18V04VQG44C Spot Stock FPGA ველის პროგრამირებადი კარიბჭის მასივი Logic IC Chip ინტეგრირებული სქემები

მოკლე აღწერა:


პროდუქტის დეტალი

პროდუქტის ტეგები

პროდუქტის ატრიბუტები

TYPE აღწერა
კატეგორია ინტეგრირებული სქემები (IC)

მეხსიერება

კონფიგურაციის Proms for FPGA

მფრ AMD Xilinx
სერიალი -
პაკეტი უჯრა
პროდუქტის სტატუსი მოძველებული
პროგრამირებადი ტიპი სისტემაში პროგრამირებადი
მეხსიერების ზომა 4 მბ
ძაბვა - მიწოდება 3V ~ 3.6V
ოპერაციული ტემპერატურა 0°C ~ 70°C
სამონტაჟო ტიპი ზედაპირული მთა
პაკეტი / ქეისი 44-TQFP
მომწოდებლის მოწყობილობის პაკეტი 44-VQFP (10×10)
საბაზისო პროდუქტის ნომერი XC18V04

დოკუმენტები და მედია

რესურსის ტიპი ᲑᲛᲣᲚᲘ
მონაცემთა ცხრილები XC18V00 სერია
გარემოსდაცვითი ინფორმაცია Xiliinx RoHS Cert

Xilinx REACH211 სერთიფიკატი

PCN მოძველება/ EOL მრავალი მოწყობილობა 01/ივნ/2015

მრავალ მოწყობილობა EOL Rev3 9/მაი/2016

სიცოცხლის დასასრული 10/იან/2022

PCN ნაწილის სტატუსის შეცვლა ნაწილები ხელახლა გააქტიურებულია 25/აპრ/2016
HTML მონაცემთა ცხრილი XC18V00 სერია

გარემოსდაცვითი და ექსპორტის კლასიფიკაციები

ატრიბუტი აღწერა
RoHS სტატუსი ROHS3 თავსებადი
ტენიანობის მგრძნობელობის დონე (MSL) 3 (168 საათი)
REACH სტატუსი REACH არ იმოქმედებს
ECCN 3A991B1B1
HTSUS 8542.32.0071

Დამატებითი რესურსები

ატრიბუტი აღწერა
სტანდარტული პაკეტი 160

Xilinx Memory – კონფიგურაციის Proms for FPGA

Xilinx წარმოგიდგენთ XC18V00 სისტემაში პროგრამირებადი კონფიგურაციის PROM-ების სერიას (სურათი 1).ამ 3.3 ვ ოჯახის მოწყობილობები მოიცავს 4 მეგაბიტიანი, 2 მეგაბიტიანი, 1 მეგაბიტიანი და 512 კილობიტიანი PROM, რომლებიც უზრუნველყოფენ Xilinx FPGA კონფიგურაციის ბიტ-სტრიმინების გადაპროგრამირებისა და შესანახად მარტივ, ეკონომიურ მეთოდს.

როდესაც FPGA არის Master Serial რეჟიმში, ის წარმოქმნის კონფიგურაციის საათს, რომელიც მართავს PROM-ს.CE და OE ჩართვის შემდეგ წვდომის მოკლე დრო, მონაცემები ხელმისაწვდომია PROM DATA (D0) პინზე, რომელიც დაკავშირებულია FPGA DIN პინთან.ახალი მონაცემები ხელმისაწვდომია წვდომის მოკლე დროში საათის ყოველი მზარდი კიდის შემდეგ.FPGA წარმოქმნის საათის იმპულსების შესაბამის რაოდენობას კონფიგურაციის დასასრულებლად.როდესაც FPGA არის Slave სერიულ რეჟიმში, PROM და FPGA იკვრება გარე საათის მიერ.

როდესაც FPGA არის Master Select MAP რეჟიმში, FPGA წარმოქმნის კონფიგურაციის საათს, რომელიც მართავს PROM-ს.როდესაც FPGA არის Slave Parallel ან Slave Select MAP რეჟიმში, გარე ოსცილატორი წარმოქმნის კონფიგურაციის საათს, რომელიც მართავს PROM-სა და FPGA-ს.მას შემდეგ, რაც CE და OE ჩართულია, მონაცემები ხელმისაწვდომია PROM-ის DATA (D0-D7) ქინძისთავებზე.ახალი მონაცემები ხელმისაწვდომია წვდომის მოკლე დროში საათის ყოველი მზარდი კიდის შემდეგ.მონაცემები დატვირთულია FPGA-ში CCLK-ის შემდეგი ამომავალი კიდეზე.თავისუფლად მომუშავე ოსცილატორი შეიძლება გამოყენებულ იქნას Slave Parallel ან Slave Select MAP რეჟიმებში.

შესაძლებელია მრავალი მოწყობილობის კასკადირება CEO გამომავალის გამოყენებით შემდეგი მოწყობილობის CE შეყვანის გასატარებლად.ამ ჯაჭვის ყველა PROM-ის საათის შეყვანა და DATA გამომავალი ურთიერთდაკავშირებულია.ყველა მოწყობილობა თავსებადია და შეიძლება კასკადი იყოს ოჯახის სხვა წევრებთან ან XC17V00 ერთჯერადი პროგრამირებადი სერიული PROM ოჯახთან.


  • წინა:
  • შემდეგი:

  • დაწერეთ თქვენი მესიჯი აქ და გამოგვიგზავნეთ